Доктор технических наук, профессор, лауреат премии Правительства Российской Федерации 2015 года в области науки и техники.

Окончил Московский физико-технический институт (МФТИ), Факультет управления и прикладной математики (ФУПМ). С 1997 года кандидат технических наук. В 2007 году защитил диссертацию доктора технических наук. В 2013 году присвоено звание профессора по кафедре проектирования и конструирования интегральных микросхем в Московском институте электронной техники.

Член Ученого совета ИППМ РАН. Член диссертационного совета Д 002.078.01 при ИППМ РАН.

Имеет свыше 180 публикаций, из них: 2 монографии, 1 патент, 7 свидетельств о регистрации программ. Подготовил в качестве научного руководителя 8 кандидатов наук. В настоящее время осуществляет научное руководство аспирантами и магистрантами.

Основное место работы – Федеральное государственное бюджетное учреждение науки Институт проблем проектирования в микроэлектронике Российской академии наук (ИППМ РАН).

Разработал и читает лекционные курсы по дисциплине «Спецглавы САПР» для магистров, обучающихся по программе «Автоматизированное проектирование СБИС и систем на кристалле», является разработчиком дополнительной программы «Проектирование сложно-функциональных блоков СБИС», заместителем председателя Государственной аттестационной комиссии по защите бакалаврских и магистерских диссертаций.

Является высококвалифицированным специалистом, получившим международное признание в области моделирования и оптимизации СБИС. Неоднократно выступал с докладами на международных конференциях ICCAD (Сан-Хосе, США), DATE (Париж, Франция), ISQED (Сан-Хосе, США), а также с лекциями и семинарами по приглашению ведущих компаний в области проектирования и разработки микросхем – Motorola (Остин, США), Freescale (Остин, США), Intel (Хайфа, Израиль).

С сентября 2018 года ВрИО заведующего кафедрой ПКИМС.

Научная специальность/направление: 05.13.12 «Системы автоматизированного проектирования»

Области научных интересов

Основные публикации

Gavrilov Sergey V., Ryzhova Daria I., Vasilyev Nikolay O. Models and methods of inter-gate resynthesis at the transistor level for nanoelectronic circuits based on FinFETs 2018 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering-2018. Pp. 1364-1367.

Fedorov Roman A., Gavrilov Sergey V., Korshunov Andrey V., Ryzhova Daria I., Volobuev Pavel S. 400 MHz PLL-based frequency synthesizer with built-in self-test 2018 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering.-2018. Pp. 1438-1441.

Gavrilov Sergey, Zheleznikov Daniil, Khvatov Vasiliy, Chochaev Rustam Clustering optimization based on simulated annealing algorithm for Reconfigurable Systems-on-Chip 2018 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering-2018. Pp. 1492-1495.

Gavrilov S.V., Zheleznikov D.A., Khvatov V.M.Solving the Problems of Routing Interconnects with a Resynthesis for Reconfigurable Systems on a Chip Russian Microelectronics 2018, Vol. 47, No. 7, pp. 1–6.,

Volobuev, P. S., Fedorov, R. A., Poryadina, M. V., Ryzhova, D. I., & Gavrilov, S. (2019, January). A Low-Jitter 300MHz CMOS PLL for Double Data Rate Applications. In 2019 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus) (pp. 1631-1635). IEEE.

Gavrilov S.V., Ryzhova D.I., Vasilyev N.O., Zhukova T.D. Algorithm of Structural Optimization for Digital CMOS Circuits. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2019. № 1. С. 42-46. DOI: 10.31114/2078-7707-2019-1-42-46

Gavrilov S.V., Telpuhov Dmitriy Automated Evolutionary Design of Fault-tolerant Logic Circuits. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2019. № 1. С. 2-6.

Gavrilov, S. V., Zheleznikov, D. A., Zapletina, M. A., Khvatov, V. M., Chochaev, R. Z., & Enns, V. I. (2019). Layout Synthesis Design Flow for Special-Purpose Reconfigurable Systems-on-a-Chip. Russian Microelectronics, 48(3), 176-186.

Ivanova, G. A., Ryzhova, D. I., Gavrilov, S. V., Vasilyev, N. O., & Stempkovskii, A. L. (2019). Methods and Algorithms for the Logical-Topological Design of Microelectronic Circuits at the Valve and Inter-Valve Levels for Promising Technologies with a Vertical Transistor Gate. Russian Microelectronics, 48(3), 167-175.

Гаврилов, С. В., Железников, Д. А., Заплетина, М. А., Хватов, В. М., Чочаев, Р. Ж., & Эннс, В. И. (2019). Маршрут топологического синтеза для реконфигурируемых систем на кристалле специального назначения. Микроэлектроника, 48(3), 211-223.

Иванова, Г. А., Рыжова, Д. И., Гаврилов, С. В., Васильев, Н. О., & Стемпковский, А. Л. (2019). Методы и алгоритмы для логико-топологического проектирования микроэлектронных схем на вентильном и межвентильном уровне для перспективных технологий с вертикальным затвором транзистора. Микроэлектроника, 48(3), 201-210.

Gavrilov Sergey; Zheleznikov Daniil; Chochaev Rustam. Simulated Annealing Based Placement Optimization for Reconfigurable Systems-on-Chip //2019 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus). – IEEE, 2019. – С.1597-1600.

Gavrilov S.V., Ivannikov A.D., Stempkovsky A.L. Method of Mathematical Description for Digital System Blocks Logical Models. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2019. № 2. С. 8-11, Гаврилов С. В., Заплетина М. А. АНАЛИЗ КЛЕТОЧНО-АВТОМАТНЫХ АЛГОРИТМОВ РЕШЕНИЯ ЗАДАЧ РАЗМЕЩЕНИЯ И ТРАССИРОВКИ //Электронная техника. Серия 3: Микроэлектроника. – 2019. – №. 3. – С. 51-60.

Фролова П.И., Чочаев Р.Ж., Иванова Г.А., Гаврилов С.В. Алгоритм размещения с оптимизацией быстродействия на основе матриц задержек для реконфигурируемых систем на кристалле // Проблемы разработки перспективных микро- и наноэлектронных систем – 2020 (МЭС-2020). Выпуск I. С. 2-7. DOI: 10.31114/2078-7707-2020-1-2-7

Khvatov V.M., Zheleznikov D.A., Garbulina T.V., Gavrilov S.V. Post-Route Performance Estimation Method for Reconfigurable System-on-a-Chip // 2020 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus), Moscow, 2020, pp. 1804-1808. DOI: 10.1109/EIConRus49466.2020.9039262,Zapletina

M.A., Zheleznikov D.A., Gavrilov S.V. The Global Interconnect Routing Approach for Reconfigurable System-on-a-Chip // 2020 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus), Moscow, 2020, pp. 1901-1904. DOI: 10.1109/EIConRus49466.2020.9039182

Гаврилов С.В., Хватов В.М., Железников Д.А., Гарбулина Т.В. Метод статического временного анализа с учетом трассировочных ресурсов для схем на базе реконфигурируемых систем на кристалле // Проблемы разработки перспективных микро- и наноэлектронных систем – 2020 (МЭС-2020). Выпуск II. С. 2-8. DOI: 10.31114/2078-7707-2020-2-2-8

Mariya A. Zapletina, Daniil A. Zheleznikov, Sergei V. Gavrilov Improving Pathfinder Algorithm Performance for FPGA Routing // 2021 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus) pp. 2054-2057.

Vasilii M. Khvatov, Daniil A. Zheleznikov, Sergey V. Gavrilov Analysis of the programmable soft IP-cores implementation for FPGAs // 2021 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus) pp. 2681-2685.

Rustam Zh. Chochaev, Sergey V. Gavrilov Evaluating FPGA routing architectures with complex grid layouts // 2021 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus) pp. 2604-2635.

Эннс В.И., Гаврилов С.В., Хватов В.М., Курбатов В.Г. Проектирование ПЛИС и реконфигурируемых СнК с использованием методов программного анализа и прототипирования // Микроэлектроника, 2021, том 50, № 6, с. 467–480.

Enns V.I., Gavrilov S.V., Khvatov V.M., and Kurbatov V. G. Designing FPGAs and Reconfigurable SoCs Using Methods of Program Analysis and Prototyping // Russian Microelectronics, 2021, Vol. 50, No. 6, pp. 426–438.